Questa Sim 10.6c是一款专业强大好用的HDL语言仿真器软件，用于验证FPGA和SoC设计。Questa SIM优化会自动在所有设计上执行。这些优化旨在最大限度地提高模拟器性能，在一些Verilog设计中，通过非优化运行，可实现高达10倍的改进。软件提供了友好、直观、可视化的调试和编辑环境，也是目前唯一支持VHDL和Verilog混合仿真的仿真器，小编的提供的这个是最新版本，拥有改进的性能和延迟模型支持，支持代码覆盖自适应排除支持，且拥有改进的SystemVerilog/Verilog/VHDL性能。有需要的用户，欢迎随时来本站免费下载使用！

软件特色

适用于最复杂的回归套件的高性能多语言引擎

高效的高级验证解决方案，具有验证管理功能，可覆盖大型复杂电子系统的覆盖范围

通过本机断言和完整的多抽象和多语言调试环境(包括事务级调试)，易于使用，快速调试

约束随机刺激生成以自动化测试开发

具有OVM和UVM的本机高级SystemVerilog测试平台功能与独特的调试功能相结合，可简化高级测试平台的开发和调试

高带宽事务级(TBX)与Veloce平台的集成，可实现显着的仿真加速

使用UPF对Power Aware Simulation进行原生支持

多核仿真，支持所有设计语言和构造，并自动或手动分区设计以并行运行，同时维护单个数据库以进行调试和覆盖。

安装教程

1、选择对应版本位数的软件，双击开始加载

2、稍等一会儿进入到QuestaSim 10.6c的安装向导界面

3、下一步选择软件安装目录，默认为“C:questasim64_10.6c”，可以自己选择安装位置

4、下一步提示目录不存在是否创建，我们点击是

5、接着出现软件的许可协议，点击同意继续安装

6、然后就会开始QuestaSim 10.6c的安装了

7、稍等一会儿就会完成软件的安装了

怎么编译sv文件

编译QuestaSim仿真中用到的Xilinx仿真库

1.首先确认已正确安装了两个软件QuestaSim和ISE(本文使用QuestaSim10.1和ISE10.1作为示例)。在ISE安装目录中找到../bin/nt文件夹，接着单击compxlib.exe文件。

2.在弹出的对话框中，选择ModelSim(QuestaSim是支持SystemVerilog的ModelSim版本，两者都需要相同的Xilinx库文件)，然后选择QuestaSim位置(QuestaSim位置分配给win32文件夹) location，完成后单击Next。

3.在下一个对话框中，选择要编译库的语言。您可选择VHDL，Verilog和两者，然后单击下一步以选择FPGA器件，您可选择相应的设备或选择所有设备，完成选择后，单击“下一步”。

4，下一个窗口，需要开发库的类型，UNISIM和XilinxCoreLib库一般用于功能仿真，SIMPRIM一般用于时序仿真，通常需要选择，完成选择后，单击“下一步”。

5.然后输入生成Xilinx库文件的位置。默认位置位于ISE安装目录中，单击Next后，该工具将自动生成QuestaSim所需的库文件。

6.工具生成库文件完成后，在QuestaSim安装目录中，找到modelsim.ini配置文件并将编译后的库文件路径添加到该文件中，以便下次启动时，QuestaSim将自动加载已配置的库。

更新说明

改进的SystemVerilog / Verilog / VHDL性能和优化

改进的分析和容量报告，capstats工具

改进了门级性能和延迟模型支持

门级新的查找循环功能

Questa Fast Dumping(QFD)支持SAIF，TCL，UVM后门

代码覆盖率自适应排除支持